Реализация алгоритма распознавания чисел, построенного с помощью нейронной сети, на панели BASYS3 FPGA /Муханбет, А. А.

Реализация алгоритма распознавания чисел, построенного с помощью нейронной сети, на панели BASYS3 FPGA /Муханбет, А. А.

http://elib.wku.edu.kz/lib/document/STAT2/4F13E6AF-0F13-43A3-8B29-3881611CB244/

3
М 92
Муханбет, А. А.
    Реализация алгоритма распознавания чисел, построенного с помощью нейронной сети, на панели BASYS3 FPGA [Текст] / А. А. Муханбет, Е. С. Нурахов, Б. С. Дарибаев // Вестник национальной инженерной академии Республики Казахстан. - 2021. - №4. - с. 86-96
ББК 3

Рубрики: Техника. Технические науки

Кл.слова (ненормированные):
FPGA -- нейронная сеть -- машинное обучение -- архитектура -- память
Аннотация: В последние годы были представлены некоторые полевые программируемые клапанные матрицы на основе ускорителей фазы выпуска CNN. FPGA широко используются в портативных устройствах. Они могут быть запрограммированы для достижения более высокого параллелизма и обеспечения лучшей производительности.
Держатели документа:
ЗКУ им М. Утемисова
Доп.точки доступа:
Нурахов, Е. С.
Дарибаев, Б. С.

QR-код документа